硬件電路開發(fā)工程師
1.4-2.5萬元/月
投遞簡歷
四川-成都-青羊區(qū)
3-5年
AD · FPGA · Candence/Allegro · Veril
2025-12-14 14:34:06 更新
被瀏覽：815 次
北京融為科技有限公司
最近在線時(shí)間：2025-12-14 14:34:06
電話：139********
地址：北京市北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)榮華南路15號(hào)院4號(hào)樓15層1501室(北京自貿(mào)試驗(yàn)區(qū)高端產(chǎn)業(yè)片區(qū)亦莊組團(tuán))
職位描述
崗位職責(zé)：
1、依據(jù)項(xiàng)目實(shí)際需求完成硬件電路方案的規(guī)劃與設(shè)計(jì)；
2、負(fù)責(zé)元器件選型、原理圖繪制、PCB布局布線及硬件調(diào)試等全流程開發(fā)工作；
3、編制裝配指導(dǎo)書、單板調(diào)試文檔、物料清單等相關(guān)技術(shù)資料；
4、開發(fā)測試與調(diào)試程序，定位并解決研發(fā)過程中出現(xiàn)的硬件技術(shù)問題。
崗位要求：
1、本科及以上學(xué)歷，通信工程、電子信息工程等相關(guān)專業(yè)，具備2年以上硬件開發(fā)經(jīng)驗(yàn)；
2、有AD、DA、XilinxFPGA類芯片的設(shè)計(jì)背景，掌握以太網(wǎng)、PCIE等接口電路設(shè)計(jì)，具備復(fù)雜電路系統(tǒng)開發(fā)能力；
3、熟練使用至少一種EDA設(shè)計(jì)工具（如Cadence），熟悉從方案制定、功耗分析、器件選型到原理圖設(shè)計(jì)、PCB設(shè)計(jì)及焊接的完整硬件開發(fā)流程；
4、掌握頻譜儀、示波器、信號(hào)發(fā)生器等常用測試設(shè)備的操作與應(yīng)用；
5、邏輯思維清晰，具備扎實(shí)的技術(shù)鉆研精神，能獨(dú)立承擔(dān)硬件開發(fā)與調(diào)試任務(wù)；
6、品行端正，責(zé)任心強(qiáng)，具有良好的職業(yè)操守和保密意識(shí)；
7、能夠接受短期外出差工作安排。
求職提醒：求職過程請勿繳納費(fèi)用，謹(jǐn)防詐騙！若信息不實(shí)請舉報(bào)。
該公司的其他職位
您可能感興趣的職位
搜索更多相似職位 >
推薦企業(yè)
職位專題
微信求職找工作
手機(jī)掃一掃
隨時(shí)隨地找工作