您當前的位置：首頁 > 職位列表 > 職位詳情

fpga開發(fā)工程師

1.2-2萬元/月

投遞簡歷

四川-成都-郫都區(qū)

1-3年 Verilog · VHDL FPGA開發(fā)/驗證經(jīng)驗

2025-12-14 14:41:26 更新被瀏覽：670 次

成都厲行科技有限公司

最近在線時間：2025-12-14 14:41:26

電話：159********

地址：成都市郫都區(qū)郫筒鎮(zhèn)創(chuàng)智南一路38號2棟16層7號、8號,21層1號、7號、8號

職位描述

【崗位職責】
1、主要負責模塊產(chǎn)品的FPGA開發(fā)工作：邏輯設計，代碼編寫，負責射頻芯片、鎖相環(huán)芯片控制等；
2、負責FPGA硬件調(diào)試，對開發(fā)過程中的問題進行分析、解決；
3、協(xié)助軟、硬件設計人員完成相關設計、調(diào)試工作，負責設計文件編寫。
【任職要求】
1、本科以上學歷，電子信息工程等相關專業(yè)3年以上fpga開發(fā)工作經(jīng)驗；
2、熟悉Quartus2開發(fā)環(huán)境，會使用基本的IP核進行設計，熟悉Verilog語言，能獨立完成設計調(diào)試，有使用鎖相環(huán)芯片進行開發(fā)設計經(jīng)驗優(yōu)先；
3、熟悉上位機編寫，VC6、MFC等優(yōu)先；
4、會寫自動測試軟件優(yōu)先；
5、工作協(xié)作性好，有良好的團隊合作意識；
6、有頻率源類產(chǎn)品ARM、fpga開發(fā)設計經(jīng)驗者優(yōu)先；有信號源、頻譜儀儀器、自動測試軟件開發(fā)經(jīng)驗者優(yōu)先。

【我們的福利】
1、入職即購買社保、公積金；
2、定期分部門小團建、員工集體生日會+生日禮物
3、各類福利：三八節(jié)聚餐/禮品、過年過節(jié)禮品；
【工作時間】
1、8:30-17:50午休1小時20分鐘；周末三雙一單休；