eda軟件研發(fā)工程師

崗位職責(zé)：
1、負(fù)責(zé)Verilog/VHDL解析器、網(wǎng)表生成模塊及仿真工具的開發(fā)與實(shí)現(xiàn)；
2、參與EDA綜合工具、圖形化界面設(shè)計(jì)及相關(guān)仿真軟件包的研發(fā)工作；
3、參與項(xiàng)目整體規(guī)劃與執(zhí)行，完成需求分析及軟件架構(gòu)設(shè)計(jì)；
4、編寫與開發(fā)任務(wù)相關(guān)的技術(shù)文檔和設(shè)計(jì)輸出資料。

任職資格：
1、熟悉Verilog/VHDL設(shè)計(jì)流程，具備扎實(shí)的C++編程能力；
2、有EDA工具開發(fā)背景者優(yōu)先考慮；
3、具備良好的溝通表達(dá)能力和團(tuán)隊(duì)合作意識(shí)；
4、計(jì)算機(jī)、電子工程、通信、軟件工程、自動(dòng)化、數(shù)學(xué)等相關(guān)專業(yè)碩士及以上學(xué)位。

福利：周末雙休、繳納“六險(xiǎn)一金”、雙線晉升、崗前專業(yè)培訓(xùn)、出差補(bǔ)貼、傳統(tǒng)節(jié)假日及生日津貼、婚嫁禮金、年終獎(jiǎng)金、績(jī)效獎(jiǎng)金、優(yōu)秀員工旅游機(jī)會(huì)等獎(jiǎng)勵(lì)機(jī)制。