全定制數字電路設計工程師（2025屆校招）

崗位職責：
1.負責Flash存儲芯片中數字模塊的電路實現及驗證工作；
2.參與全定制數字電路（如譯碼器、狀態機、時序邏輯等）的設計、仿真與版圖協同優化；
3.基于Cadence平臺完成電路設計、后仿真及性能調優；
4.配合開展版圖驗證（DRC/LVS）、后仿真評估以及芯片流片相關支持任務。

任職資格：
1.碩士及以上學歷（本科特別優秀者可考慮），微電子或集成電路相關專業；
2.掌握數字電路基本原理（組合邏輯、時序邏輯、狀態機等）；
3.熟悉VerilogHDL，具備獨立開發與驗證中小規模數字模塊的能力；
4.具備基礎模擬電路知識，能理解晶體管層級的數字門電路結構（如反相器、觸發器、鎖存器）；
5.有CadenceVirtuoso、HSPICE或Spectre等EDA工具使用經驗者優先；
6.具備扎實的電路理論功底、良好的邏輯分析與學習能力，善于溝通協作，熱愛IC設計工作。

【加分項】
1.在校期間參與項目或實習涉及全定制數字電路設計（如寄存器陣列、譯碼器、時序電路等）；
2.熟悉版圖設計約束（布局布線、門延遲、時鐘樹等）；
3.了解SRAM/Flash或混合信號芯片設計流程者優先；
4.具備Python/SKILL腳本編寫經驗者優先（用于提升設計自動化效率）。